محاسبه سرعت ALU

[Aryan_M]

همون طو که همه منی دونن سرعت عمل تمام گیت ها به سرعت ترانزیستور و سرعت ترانزیستور به کپسیتانس و انداکتانس بین پایه هاش بستگی داره و هرچی کمتر باشه ترانزیستور فست تره. البته به توان تلفات ترانزیستور و افت پتانسیل روی پایه ها و توان جریان دهی به طور غیر مستقیم مربوطه.
حالا من یک گزاره می گکم بپین درسته یا غلط و چرا:
تا جایی که خودم فهمیدم وقتی 2 گیت منطقی سری بشن یعنی ورودی یکی به خروجی دیپری وصل بره اونوقت مثل اینه که ترانزیستور ها دارلینگتون بشن و این یعنی انداکتانس ها و کپسیتانس های سری در پایه های عبور دهی جریان ترانزیستور اولی میفته رو گیت ترانزیستور دومی و علاوه بر این ترانزیستور اولی یکم طول می کشه روشن بشه و چون تابع روشن شدن ترانزیستور ها ترکیب شده یعنی f(g(x)) پس شیب روشن خاموش شدن ترانزیستور بعدی کمتر می شه یعنی سرعتش کمتر شده یعنی به نحوی کپسیتانس ها با هم جمع شدند. نه این که دقیقا عددشون با هم جمع شدن.
پس سرعت کل کاهش پیدا می کنه درسته؟
حالا این تابع کاهش سرعت تقریبا و به طور کلی چه طوریه ؟ مثلا من n تا گیت رو سری کنم آیا به صورت نمایی کاهش پیدا می کنه؟

کپسیتانس مدارات جمع و تفریق و ضرب و تقسیم رو چه طور می شه فهمید؟
مثلا مدارات جمع که از یک سری full adder تشکیل شدن عملیات جمع در مرحله اول تمام بیت های دو عدد با هم جمع می شن و مرحله بعد کرری ها با هم جمع می شن و جواب هر کری می ره تو فول ادر بعدی پس می شه گفت کپسیتانس مدار جمع کننده برابره با دو عدد گیت and و به تعداد بیت های جمع کننده منهای یک گیت xor سری شده.
مدار تفریق هم شبیه جمعه یکم فرق می کنه.
ولی ضرب و تقسیم چه طور؟

آیا می شه به جای این که از کلاک برای انجام عملیات منطقی استفاده کنیم یک مداری اضافه کنیم که بفهمه هر وقت عملیات محاسبه ALU تموم شد بره سیکل بعدی یا همون کلاک هم باشه و فقط پالس کلاکو معکوس کنه که بره سیکل بعدی.
آیا سیپیو ها می تونن از تمام مدار ALU همزمان استفاده کنن؟
مثلا جمع کننده و تقسیم کننده و ضرب کننده همه در حال کار باشن.

آیا در یک CPU 32 بیتی تمام مدار ALU 32 بیتی است یا ممکنه مدار ضرب کننده 16 بیتی باشه و مدار جمع کننده 128 بیتی یا مثلا 6 تا مدار جمع داشته باشه.
آیا کند ترین مدار CPU ,ر ALU هستش؟